Skip to content

Commit bc382f2

Browse files
committed
[ cleanup ] open Structures without parameter
1 parent 2f8a9d0 commit bc382f2

File tree

1 file changed

+9
-21
lines changed

1 file changed

+9
-21
lines changed

src/Algebra/Module.agda

Lines changed: 9 additions & 21 deletions
Original file line numberDiff line numberDiff line change
@@ -10,7 +10,7 @@
1010
module Algebra.Module where
1111

1212
open import Algebra
13-
import Algebra.Structures.Module as Str
13+
open import Algebra.Structures.Module
1414
open import Algebra.FunctionProperties.Core
1515
import Algebra.FunctionProperties.LeftAction as LFP
1616
import Algebra.FunctionProperties.RightAction as RFP
@@ -33,12 +33,10 @@ record LeftSemimodule {r ℓr} (semiring : Semiring r ℓr) m ℓm
3333
field
3434
Carrierᴹ : Set m
3535
_≈ᴹ_ : Rel Carrierᴹ ℓm
36-
open Str _≈ᴹ_
37-
field
3836
_+ᴹ_ : Op₂ Carrierᴹ
3937
_*ₗ_ : Opₗ Carrier Carrierᴹ
4038
0ᴹ : Carrierᴹ
41-
isLeftSemimodule : IsLeftSemimodule semiring _+ᴹ_ _*ₗ_ 0ᴹ
39+
isLeftSemimodule : IsLeftSemimodule _≈ᴹ_ semiring _+ᴹ_ _*ₗ_ 0ᴹ
4240

4341
open IsLeftSemimodule isLeftSemimodule public
4442

@@ -65,13 +63,11 @@ record LeftModule {r ℓr} (ring : Ring r ℓr) m ℓm
6563
field
6664
Carrierᴹ : Set m
6765
_≈ᴹ_ : Rel Carrierᴹ ℓm
68-
open Str _≈ᴹ_
69-
field
7066
_+ᴹ_ : Op₂ Carrierᴹ
7167
_*ₗ_ : Opₗ Carrier Carrierᴹ
7268
0ᴹ : Carrierᴹ
7369
-ᴹ_ : Op₁ Carrierᴹ
74-
isLeftModule : IsLeftModule ring _+ᴹ_ _*ₗ_ 0ᴹ -ᴹ_
70+
isLeftModule : IsLeftModule _≈ᴹ_ ring _+ᴹ_ _*ₗ_ 0ᴹ -ᴹ_
7571

7672
open IsLeftModule isLeftModule public
7773

@@ -104,12 +100,10 @@ record RightSemimodule {r ℓr} (semiring : Semiring r ℓr) m ℓm
104100
field
105101
Carrierᴹ : Set m
106102
_≈ᴹ_ : Rel Carrierᴹ ℓm
107-
open Str _≈ᴹ_
108-
field
109103
_+ᴹ_ : Op₂ Carrierᴹ
110104
_*ᵣ_ : Opᵣ Carrier Carrierᴹ
111105
0ᴹ : Carrierᴹ
112-
isRightSemimodule : IsRightSemimodule semiring _+ᴹ_ _*ᵣ_ 0ᴹ
106+
isRightSemimodule : IsRightSemimodule _≈ᴹ_ semiring _+ᴹ_ _*ᵣ_ 0ᴹ
113107

114108
open IsRightSemimodule isRightSemimodule public
115109

@@ -136,13 +130,11 @@ record RightModule {r ℓr} (ring : Ring r ℓr) m ℓm
136130
field
137131
Carrierᴹ : Set m
138132
_≈ᴹ_ : Rel Carrierᴹ ℓm
139-
open Str _≈ᴹ_
140-
field
141133
_+ᴹ_ : Op₂ Carrierᴹ
142134
_*ᵣ_ : Opᵣ Carrier Carrierᴹ
143135
0ᴹ : Carrierᴹ
144136
-ᴹ_ : Op₁ Carrierᴹ
145-
isRightModule : IsRightModule ring _+ᴹ_ _*ᵣ_ 0ᴹ -ᴹ_
137+
isRightModule : IsRightModule _≈ᴹ_ ring _+ᴹ_ _*ᵣ_ 0ᴹ -ᴹ_
146138

147139
open IsRightModule isRightModule public
148140

@@ -176,12 +168,10 @@ record Semimodule {r ℓr} (commutativeSemiring : CommutativeSemiring r ℓr) m
176168
field
177169
Carrierᴹ : Set m
178170
_≈ᴹ_ : Rel Carrierᴹ ℓm
179-
open Str _≈ᴹ_
180-
field
181171
_+ᴹ_ : Op₂ Carrierᴹ
182172
_*ₗ_ : Opₗ Carrier Carrierᴹ
183173
0ᴹ : Carrierᴹ
184-
isSemimodule : IsSemimodule commutativeSemiring _+ᴹ_ _*ₗ_ 0ᴹ
174+
isSemimodule : IsSemimodule _≈ᴹ_ commutativeSemiring _+ᴹ_ _*ₗ_ 0ᴹ
185175

186176
open IsSemimodule isSemimodule public
187177

@@ -208,7 +198,7 @@ record Semimodule {r ℓr} (commutativeSemiring : CommutativeSemiring r ℓr) m
208198
*ᵣ-comm : R.Commutative _*ᵣ_
209199
*ᵣ-comm m x y = *ₗ-comm y x m
210200

211-
isRightSemimodule : IsRightSemimodule semiring _+ᴹ_ _*ᵣ_ 0ᴹ
201+
isRightSemimodule : IsRightSemimodule _≈ᴹ_ semiring _+ᴹ_ _*ᵣ_ 0ᴹ
212202
isRightSemimodule = record
213203
{ +ᴹ-isCommutativeMonoid = +ᴹ-isCommutativeMonoid
214204
; *ᵣ-cong = flip *ₗ-cong
@@ -239,13 +229,11 @@ record Module {r ℓr} (commutativeRing : CommutativeRing r ℓr) m ℓm
239229
field
240230
Carrierᴹ : Set m
241231
_≈ᴹ_ : Rel Carrierᴹ ℓm
242-
open Str _≈ᴹ_
243-
field
244232
_+ᴹ_ : Op₂ Carrierᴹ
245233
_*ₗ_ : Opₗ Carrier Carrierᴹ
246234
0ᴹ : Carrierᴹ
247235
-ᴹ_ : Op₁ Carrierᴹ
248-
isModule : IsModule commutativeRing _+ᴹ_ _*ₗ_ 0ᴹ -ᴹ_
236+
isModule : IsModule _≈ᴹ_ commutativeRing _+ᴹ_ _*ₗ_ 0ᴹ -ᴹ_
249237

250238
open IsModule isModule public
251239

@@ -265,7 +253,7 @@ record Module {r ℓr} (commutativeRing : CommutativeRing r ℓr) m ℓm
265253
open LeftModule leftModule public
266254
using (+ᴹ-abelianGroup; +ᴹ-group)
267255

268-
isRightModule : IsRightModule ring _+ᴹ_ _*ᵣ_ 0ᴹ -ᴹ_
256+
isRightModule : IsRightModule _≈ᴹ_ ring _+ᴹ_ _*ᵣ_ 0ᴹ -ᴹ_
269257
isRightModule = record
270258
{ isRightSemimodule = record
271259
{ +ᴹ-isCommutativeMonoid = +ᴹ-isCommutativeMonoid

0 commit comments

Comments
 (0)