@@ -75,113 +75,113 @@ enum {
75
75
AFIO_TIM3_DISABLE ,
76
76
AFIO_TIM4_ENABLE ,
77
77
AFIO_TIM4_DISABLE ,
78
- #if defined(AFIO_MAPR_CAN_REMAP1 )
78
+ // #if defined(AFIO_MAPR_CAN_REMAP1)
79
79
AFIO_CAN1_1 ,
80
80
AFIO_CAN1_2 ,
81
81
AFIO_CAN1_3 ,
82
- #endif
82
+ // #endif
83
83
AFIO_PD01_ENABLE ,
84
84
AFIO_PD01_DISABLE ,
85
- #if defined(AFIO_MAPR_TIM5CH4_IREMAP )
85
+ // #if defined(AFIO_MAPR_TIM5CH4_IREMAP)
86
86
AFIO_TIM5CH4_ENABLE ,
87
87
AFIO_TIM5CH4_DISABLE ,
88
- #endif
89
- #if defined(AFIO_MAPR_ETH_REMAP )
88
+ // #endif
89
+ // #if defined(AFIO_MAPR_ETH_REMAP)
90
90
AFIO_ETH_ENABLE ,
91
91
AFIO_ETH_DISABLE ,
92
- #endif
93
- #if defined(AFIO_MAPR_CAN2_REMAP )
92
+ // #endif
93
+ // #if defined(AFIO_MAPR_CAN2_REMAP)
94
94
AFIO_CAN2_ENABLE ,
95
95
AFIO_CAN2_DISABLE ,
96
- #endif
97
- #if defined(AFIO_MAPR_MII_RMII_SEL )
96
+ // #endif
97
+ // #if defined(AFIO_MAPR_MII_RMII_SEL)
98
98
AFIO_ETH_RMII ,
99
99
AFIO_ETH_MII ,
100
- #endif
100
+ // #endif
101
101
AFIO_ADC1_ETRGINJ_ENABLE ,
102
102
AFIO_ADC1_ETRGINJ_DISABLE ,
103
103
AFIO_ADC1_ETRGREG_ENABLE ,
104
104
AFIO_ADC1_ETRGREG_DISABLE ,
105
- #if defined(AFIO_MAPR_ADC2_ETRGINJ_REMAP )
105
+ // #if defined(AFIO_MAPR_ADC2_ETRGINJ_REMAP)
106
106
AFIO_ADC2_ETRGINJ_ENABLE ,
107
107
AFIO_ADC2_ETRGINJ_DISABLE ,
108
- #endif
109
- #if defined(AFIO_MAPR_ADC2_ETRGREG_REMAP )
108
+ // #endif
109
+ // #if defined(AFIO_MAPR_ADC2_ETRGREG_REMAP)
110
110
AFIO_ADC2_ETRGREG_ENABLE ,
111
111
AFIO_ADC2_ETRGREG_DISABLE ,
112
- #endif
112
+ // #endif
113
113
AFIO_SWJ_ENABLE ,
114
114
AFIO_SWJ_NONJTRST ,
115
115
AFIO_SWJ_NOJTAG ,
116
116
AFIO_SWJ_DISABLE ,
117
- #if defined(AFIO_MAPR_SPI3_REMAP )
117
+ // #if defined(AFIO_MAPR_SPI3_REMAP)
118
118
AFIO_SPI3_ENABLE ,
119
119
AFIO_SPI3_DISABLE ,
120
- #endif
121
- #if defined(AFIO_MAPR_TIM2ITR1_IREMAP )
120
+ // #endif
121
+ // #if defined(AFIO_MAPR_TIM2ITR1_IREMAP)
122
122
AFIO_TIM2ITR1_TO_USB ,
123
123
AFIO_TIM2ITR1_TO_ETH ,
124
- #endif
125
- #if defined(AFIO_MAPR_PTP_PPS_REMAP )
124
+ // #endif
125
+ // #if defined(AFIO_MAPR_PTP_PPS_REMAP)
126
126
AFIO_ETH_PTP_PPS_ENABLE ,
127
127
AFIO_ETH_PTP_PPS_DISABLE ,
128
- #endif
129
- #if defined(AFIO_MAPR2_TIM9_REMAP )
128
+ // #endif
129
+ // #if defined(AFIO_MAPR2_TIM9_REMAP)
130
130
AFIO_TIM9_ENABLE ,
131
131
AFIO_TIM9_DISABLE ,
132
- #endif
133
- #if defined(AFIO_MAPR2_TIM10_REMAP )
132
+ // #endif
133
+ // #if defined(AFIO_MAPR2_TIM10_REMAP)
134
134
AFIO_TIM10_ENABLE ,
135
135
AFIO_TIM10_DISABLE ,
136
- #endif
137
- #if defined(AFIO_MAPR2_TIM11_REMAP )
136
+ // #endif
137
+ // #if defined(AFIO_MAPR2_TIM11_REMAP)
138
138
AFIO_TIM11_ENABLE ,
139
139
AFIO_TIM11_DISABLE ,
140
- #endif
141
- #if defined(AFIO_MAPR2_TIM13_REMAP )
140
+ // #endif
141
+ // #if defined(AFIO_MAPR2_TIM13_REMAP)
142
142
AFIO_TIM13_ENABLE ,
143
143
AFIO_TIM13_DISABLE ,
144
- #endif
145
- #if defined(AFIO_MAPR2_TIM14_REMAP )
144
+ // #endif
145
+ // #if defined(AFIO_MAPR2_TIM14_REMAP)
146
146
AFIO_TIM14_ENABLE ,
147
147
AFIO_TIM14_DISABLE ,
148
- #endif
149
- #if defined(AFIO_MAPR2_FSMC_NADV_REMAP )
148
+ // #endif
149
+ // #if defined(AFIO_MAPR2_FSMC_NADV_REMAP)
150
150
AFIO_FSMCNADV_DISCONNECTED ,
151
151
AFIO_FSMCNADV_CONNECTED ,
152
- #endif
153
- #if defined(AFIO_MAPR2_TIM15_REMAP )
152
+ // #endif
153
+ // #if defined(AFIO_MAPR2_TIM15_REMAP)
154
154
AFIO_TIM15_ENABLE ,
155
155
AFIO_TIM15_DISABLE ,
156
- #endif
157
- #if defined(AFIO_MAPR2_TIM16_REMAP )
156
+ // #endif
157
+ // #if defined(AFIO_MAPR2_TIM16_REMAP)
158
158
AFIO_TIM16_ENABLE ,
159
159
AFIO_TIM16_DISABLE ,
160
- #endif
161
- #if defined(AFIO_MAPR2_TIM17_REMAP )
160
+ // #endif
161
+ // #if defined(AFIO_MAPR2_TIM17_REMAP)
162
162
AFIO_TIM17_ENABLE ,
163
163
AFIO_TIM17_DISABLE ,
164
- #endif
165
- #if defined(AFIO_MAPR2_CEC_REMAP )
164
+ // #endif
165
+ // #if defined(AFIO_MAPR2_CEC_REMAP)
166
166
AFIO_CEC_ENABLE ,
167
167
AFIO_CEC_DISABLE ,
168
- #endif
169
- #if defined(AFIO_MAPR2_TIM1_DMA_REMAP )
168
+ // #endif
169
+ // #if defined(AFIO_MAPR2_TIM1_DMA_REMAP)
170
170
AFIO_TIM1DMA_ENABLE ,
171
171
AFIO_TIM1DMA_DISABLE ,
172
- #endif
173
- #if defined(AFIO_MAPR2_TIM67_DAC_DMA_REMAP )
172
+ // #endif
173
+ // #if defined(AFIO_MAPR2_TIM67_DAC_DMA_REMAP)
174
174
AFIO_TIM67DACDMA_ENABLE ,
175
175
AFIO_TIM67DACDMA_DISABLE ,
176
- #endif
177
- #if defined(AFIO_MAPR2_TIM12_REMAP )
176
+ // #endif
177
+ // #if defined(AFIO_MAPR2_TIM12_REMAP)
178
178
AFIO_TIM12_ENABLE ,
179
179
AFIO_TIM12_DISABLE ,
180
- #endif
181
- #if defined(AFIO_MAPR2_MISC_REMAP )
180
+ // #endif
181
+ // #if defined(AFIO_MAPR2_MISC_REMAP)
182
182
AFIO_MISC_ENABLE ,
183
183
AFIO_MISC_DISABLE ,
184
- #endif
184
+ // #endif
185
185
};
186
186
#endif // STM32F1xx
187
187
0 commit comments